[진주=뉴시스]한국세라믹기술원, 초박형 세라믹 반도체 패키지 기판 제조를 위한 샌드위치 적층 구조.(사진=한국세라믹기술원 제공).2026.03.03.photo@newsis.com *재판매 및 DB 금지

[진주=뉴시스] 정경규 기자 = 한국세라믹기술원 신효순·지상수 박사 연구팀은 신용카드 두께 수준의 '초박형 세라믹 반도체 패키지 기판'을 개발하는데 성공했다고 3일 밝혔다.

이번 기술은 AI 반도체의 빠른 신호 속도, 전력 효율 요구를 동시에 충족시키는 혁신적인 솔루션으로 주목받고 있다.

최근 AI 반도체 확산에 따라, 얇으면서도 넓은 면적에 고밀도 회로를 구현할 수 있는 패키지 기판 수요가 크게 늘었다.

기존 저가 고분자 소재 기판은 신호 손실이 크므로 미세 회로 구현이 가능한 유리 기판에 대한 관심이 최근 증가하고 있으나 비아(via) 공정의 난이도와 깨지기 쉬운 한계가 있었다.

여기서 비아란 실리콘 칩과 메인보드 사이를 수직으로 연결해 전기 신호가 통과하는 작은 통로를 뜻한다. 이 통로가 있기에 칩과 기판 간 신호 전달이 가능하지만, 제조 과정이 까다롭고, 공정 중 유리 기판의 경우 쉽게 균열이 발생해 기술적 도전이 컸다.

이에 연구팀은 특허 출원한 독자 적층·소결 공법으로 저온에서 수축을 최소화한 세라믹 시트를 샌드위치(얇은 층) 형태로 쌓았다. 열을 가하는 과정에서 세라믹 시트가 수축하는 현상이 필연적으로 나타나는데, 기존 15%에 달하던 수축률을 0.05% 수준으로 대폭 줄이고, 두께는 약 0.2㎜(신용카드 두께 정도)로 얇게 만드는 데 성공했다.

한국세라믹기술원 신효순 박사는 "세라믹 기판의 핵심 난제였던 수축 문제를 본질적으로 해결한 공정 기술”이라며 “유리 기판과 함께 차세대 패키지 기판으로 반드시 자리매김할 것"이라고 강조했다.

그러면서 "현재 주목받고 있는 유리 기판 대비 비아 공정이 쉽고 대면적화에 용이하므로 비용이 저렴한 기술"이라며 "특히 반도체 공정 장비 활용이 불가능했던 기존 세라믹 기판의 한계를 극복한 기술"이라고 말했다.

이번 성과는 과학기술정보통신부에서 주관하고 한국연구재단에서 지원하는 '나노소재기술개발사업'의 지원을 받아 추진됐다.

☞공감언론 뉴시스 jkgyu@newsis.com

▶ 네이버에서 뉴시스 구독하기
▶ K-Artprice, 유명 미술작품 가격 공개